2008-01-25

【整合版】陳德生 => 數位系統設計

老師上課就照著投影片上下去,基本上難度不難,可以說是邏輯設計加上VHDL的教學而已,對邏設基礎不錯的同學來說這門課只是多學VHDL而已吧。
考試內容也幾乎都是邏輯設計的東西家上一兩題的VHDL考題,學期中會有幾次上機作業,做出來就給10分,通常做不出來留著屍體也有幾分同情分。
在考試分數上,期中老師有全班加分,不過加分會以最高分做為加分依據,比如最高分考95那老師大概最多就加10分(這樣最高分的人還是虧了5分>"<),整體來說分數很好拿。老師上課偶爾會點名,點名方式就是抽人回答問題,問題答不出來沒關係~但是人要到就是了!

【延伸閱讀】
【96-上】陳德生 => 數位系統設計(期中考)
【96-上】陳德生 => 數位系統設計(小考)
【9X-上】陳德生-數位系統設計(期末考)
【92-上】陳德生 => 數位系統設計(期末範圍)

【關鍵字:陳德生、數位系統設計、整合版、考古題】

沒有留言: